|
數字相關器使用了DSP技術，令體積大為縮小。與其前一代產品相比，它隨著功率的大幅降低與USB端口的應用，使得全套系統有了突出的便攜性與兼容性，可為筆記本電腦控制。
目前，數字相關器可以適用于多種應用目的，其中包括動態光散射與靜態光散射測量與研究。它支持可調整的延遲時間范圍，從而產生一個從25ns至1310s的相關函數，即動態范圍約1011。中速通道與低速通道可以作為獨立相關器使用，同時處理不同的輸入信號。例如，它可被用來對來自獨立檢測器的兩個光散射信號進行相關運算。產品內置了微處理器，從而在工作時不會占用計算機的CPU。更突出的是，與其它的相關器比較，本產品不需要任何形式的預置。
算法在DSP+FPGA系統中的實現：
由于數字相關器主要由FPGA和DSP來完成，因此主要的算法將嵌入進這兩個芯片中。
DSP+FPGA系統的最大優點是結構靈活，有較強的通用性，適合于模塊化設計，從而能夠提高算法效率；同時其開發周期較短，系統容易維護和擴展，適合實時信號處理。
實時信號處理系統中，低層的信號預處理的數據量大，對處理速度的要求高，但運算結構相對比較簡單，適用于FPGA執行硬件實現，這樣能同時兼顧速度和靈活性。高層處理算法的特點是所處理的數據量較低層算法少，但算法的控制結構復雜，適用于運算速度高、尋址方式靈活、選用通信機制強大的DSP 芯片來實現。
DSP+FPGA系統的核心由DSP芯片和可重構器件FPGA組成。另外還包括一些外圍的輔助電路，如存儲器、先進先出（FIFO）器件及FLASH ROM等。FPGA電路與DSP相連，利用DSP處理器強大的I/O功能實現系統內部的通信。從DSP角度看，FPGA相當于他的宏功能協處理器。外圍電路輔助核心電路進行工作。DSP和FPGA各自帶有RAM，用于存放處理過程所需要的數據及中間結果。FLASH ROM中存儲了DSP執行程序和FPGA的配置數據。先進先出（FIFO）器件則用于實現信號處理中常用到的一些操作，如延遲線、順序存儲等。
在本系統的設計中，DSP采用C5409A，同時采用AM29LV200BT作為DSP的外掛FLASH，存放相應的程序；FPGA采用的是XCV600E，同時采用XC18V00作為專用配置芯片，存放FPGA程序；在FPGA中將進行FIFO的設計，DSP通過對FIFO的讀取來實現兩塊芯片間的通信。
總體的算法分為FPGA和DSP部分：FPGA的算法主要包含的功能是，產生AD采樣時鐘，接收AD數據，滑動相關，FIFO構成及DSP中斷產生；DSP含有：同步算法，判決算法。
FPGA和DSP兩部分的算法必須協同運行，他們之間的關系是：FPGA的算法由時鐘來驅動，每個時鐘到來時，他都要進行相應的數據接收，滑動相關，將相關值推入FIFO的操作，當他將FIFO置到一定程度時，則向DSP發中斷信號；DSP的程序在大部分時間處于一種循環等待的狀態，而他一收到FPGA 的中斷，則進行響應，先將FIFO里面的若干數據讀出，然后進行相應的中斷處理，由DSP完成同步處理，相關判決并實現基帶通信。
|
